Quartus2 V13.1 ～シュミレーション編　ファンクションSIMとタイミングSIM～

ファンクションシュミレーションとタイミングシュミレーションがありますがその違いを見てみます。


まずは相違点が出やすい回路に書き換えます。

■回路変更とシンボルの更新

DFFの出力に反転出力「nq」を追加記述しました。
コンパイルを掛けたのち、シンボルを再作成します。
DFFを使用している上位の回路図のシンボルを更新します。

nq出力が回路図上のシンボルに現れました。
分周回路に書き換えます。
■ファンクションSIMとタイミングSIMの比較
ファンクションSIM（CLK=10MHｚ）
回路設計通り分周出力が得られています。
タイミングSIM（CLK=10MHz）
ファンクションSIMと同様に分周出力が得られています。
ファンクションSIM（CLK=1GHz）
正常に分周回路として動作しています。
本当にMAX2内のDFFは1GHzのクロック入力で動作するのでしょうか？
タイミングSIM（CLK=1GHz）
全く動作していませんね。　MAX2の紹介ページによりますと、内部クロックは最大300MHzと書かれていますのでCLKを約300MHzにしてみましたところ動作しました。
タイミングSIM（300MHz）
設計した回路が仕様通りの機能を果たしているかのロジカル検証はファンクションシュミレーションで行い、半導体（FPGAやASIC）にインプリメントする段階においては、使用するデバイスで正常動作するかをタイミングシュミレーションにて検証する必要があります。

（続く）


コメント

コメントを投稿

このブログの人気の投稿

ARM用クロスコンパイラのビルド（Windows8+Cygwin）

イメージ
更新版はコチラへ ARM用のGCCを Windows8 上でビルドしてみたので備忘録として。 ◆ Cygwin のインストール setup.exeをダウンロードしてきて実行。 ドライブ直下が吉ですのでディフォルトのままで。 適当なフォルダを指定 通常のブロードバンド環境ならディフォルトでOK わざわざ海外サーバを選ぶ必要はないでしょ。 Devel以下を一括でインストールしてしまいます。　GCCのビルドには不要なものもインストールされてしまいますが、何が必須なのか良く分からないもので・・・ あとは「次へ」だけで無事にインストール完了 ◆関連ソースを入手 ① GCCコンパイラ ② binutils（アセンブラやリンカーなど） ③ Newlib（組み込み向け標準ライブラリ） GCC4.5以降は以下の演算ライブラリが必要らしいので入手。 ④ 任意精度計算ライブラリ(GMP) ⑤ 浮動小数点演算ライブラリ(MPFR) ⑥ 複素数演算ライブラリ(MPC) 今回入手したファイル（バージョン）は以下の通りです。 ダウンロードしたソースを展開します。（何処へ展開するかはご自由に） $ mkdir -p /usr/local/src/gnu $ cd /usr/local/src/gnu $ tar zxvf ~/Download/gcc-4.7.3.tar.gz 　： $ tar vxvf ~/Download/gmp-5.1.2.tar.bz2 ◆ビルド $export LANG=C　この定義が無いとエラーが発生しました。 $export TARGET=arm-eabi $export PREFIX=/usr/local/gnu ①binutilsのビルド $ mkdir -p ~/tools/build-binutils-2.23.2 $ cd ~/tools/build-binutils-2.23.2 $ /usr/local/src/gnu/build-binutils-2.23.2/configure --target=$TARGET --prefix=$PREFIX --enable-interwork --enable-multilib
続きを読む

Raspberry Pi のsleep時間測定

イメージ
RaspberryPiのGPIO出力波形にてsleep処理時間を測定してみました。 ◆sleep() while(1){     *(gpio_regs + 0x7) = (0x1 << portnum);     sleep(n);     *(gpio_regs + 0x0A) = (0x1 << portnum);     sleep(n); } n = 1 1秒から程遠い結果でした。原因は？？ ◆usleep() while(1){     *(gpio_regs + 0x7) = (0x1 << portnum);     usleep(n);     *(gpio_regs + 0x0A) = (0x1 << portnum);     usleep(n); } n = 1 n = 10 n = 100 n = 1000 凡そ80μsecのディレイが発生するようです。 ------------------------------------------------------------------ 追加測定 ◆nanosleep() nano.tv_nsec = n; nano.tv_sec = 0; while(1){     *(gpio_regs + 0x7) = (0x1 << portnum);     nanosleep(&nano,NULL);     *(gpio_regs + 0x0A) = (0x1 << portnum);     nanosleep(&nano,NULL); } n=1～1000 n=10000 n=100000 nano.tv_nsec = 0; nano.tv_sec = 1; usleepと同様に約80usecのディレイが発生しています。 タイムスライスが約80usecって事かな？ 勉強してみよう。
続きを読む

Quartus2 V13.1 ～エントリー編　HDL回路から回路図用シンボルを作成する～

イメージ
　トップダウン設計とするのかボトムアップ設計とするのか？一人で設計するのかチーム設計なのか？設計資産の再利用があるのか無いのか？設計資産はHDLなのか回路図なのかなどなど、プロジェクト毎に設計戦略は異なりますので、HDL設計を回路図/ブロック図に載せたい場合があります。 もちろん、Quartus2はこの機能をサポートしてくれています。 ■HDL回路のシンボル生成 シンボルを作成したいHDLソースを選択した状態で、右クリックにて「Create Symbol ・・・」を選択する事で、回路図用のシンボルが生成されます。 新規の回路図を作成します。 もちろん、既存の回路図があれば不要な作業です。 ■回路図にHDL設計された回路を配置する シンボル入力を選択して、project内に生成されたシンボルを選択します 赤枠にチェックを入れて、ブロックダイアグラム向けのシンボルを選択する事もできます 回路図内にHDLで設計された回路（シンボル）を配置できました。
続きを読む