Quartus2 V13.1 ~Tips編 波形ファイルの変換~
Quartus2の波形ファイルからModelsim-Alteraでのシュミレーションファイルの自動生成が可能です。作成したシュミレーション波形をテンプレートとして、本格的なテストベンチをModelsim-Altera上で作成するような場合には便利かも?
注意点
生成されるテストベンチはVerilog-HDLのみです。
Quartus2のEDATool設定をVHDLとしていても、自動的にVerilog-HDLに切り替わってしまいます。
modelsim-alteraはVHDLとVerilog-HDLの混在シュミレーションはできないので、テストベンチをVHDLで記述したい場合は、modelsim-altera上での作成が必要です。
■波形エディタを起動して変換します。
■シュミレーション記述ファイル(***.vt)とスクリプトファイル(***.do)が生成されます。
■スクリプトファイルには些細ですが致命的なバグがありますので、編集する必要があります。
改行が抜けて繋がってしまっている! |
テキストエディタで改行する。 |
コメント
コメントを投稿